 实验9：74LS138部分38译码器部分实验
38译码器是通过3条线来达到控制8条线的状态，就是通过3条控制线不同的高低电平组合, 一共可以组合出8种状态，
即2的3次方。在电路中， 主要起到扩展IO资源的作用。 74LS138 引脚定义 | 74LS138逻辑表 | | 
| 
| | 
74138的电路原理图 | | | | |
以下实验通过P1.0,P1.1,P1.2三条数据线通过74LS138译码作一个8路跑马灯实验。（注意我们用的一条4PIN的数据线作他的输入端，在JP22的4脚为悬空状态。实际上3条数据线） 接线方法 ： 1 用4PIN数据排线插入CPU部分的JP44的P1.0-P1.3 口.另一端插入74LS138部分的JP22作为数据输入。 2 用一条8PIN数据排线， 连接78LS138的输出口JP25到8路指示灯的JP32，运行可看到跑马灯。 org 0000h ajmp main org 0030h; ;定义P1.0,P1.1,P1.2 分别为AA,BB,CCAA EQU P1.0
BB EQU P1.1 CC EQU P1.2 MAIN: CLR CC ;状态1
A,B,C为000 CLR BB CLR AA CALL DELAY ;调用延时 CLR CC ;状态2
A,B,C 为100 CLR BB SETB AA CALL DELAY ;调用延时 CLR CC
;状态2 A,B,C 为010 SETB BB CLR AA CALL DELAY CLR CC SETB BB SETB AA CALL DELAY | SETB CC CLR BB CLR AA CALL DELAY SETB CC CLR BB SETB AA CALL DELAY SETB CC SETB BB CLR AA CALL DELAY SETB CC SETB BB SETB AA CALL DELAY JMP MAIN ;重新开始 DELAY:
;延时子程序 MOV R5,#255 D3:MOV R2,#255 D4: DJNZ R2,D4 DJNZ R5,D3 RET END |
|
